Digitaalne süntees. Praktiline kursus

Käesolevas väljaandes esitletakse praktikum Verilog keeles projekteerimise kohta, mis laiendab ja täiendab teooriat, mille on esitanud D. Harris ja S. Harris oma raamatus "Digitaalne skeemitehnika ja arvuti arhitektuur".
Raamatu eeliseks on see, et Verilog'i õppimine ei põhine traditsioonilisel akadeemilisel käsule ja keele käskude päheõppimisel, vaid tutvutakse digitaalsete elektroonika põhielementidega ja detailsete näidistega nende kirjeldamiseks; samas kaasneb esitatud materjaliga ammendav hulk esitlusmaterjale ja valmis koodinäiteid kirjastuse veebisaidil, mida saab jooksutada mis tahes populaarse FPGA arendusplaadil.
Pakkuda olev väljaanne peegeldab rahvusvahelise autorigruppide rikkalikku kogemust juhtivates ülikoolides ja IT-ettevõtetes, mis teeb sellest mitte ainult suurepärase õpikuks ülikoolis õppimiseks, vaid ka kasuliku raamatu enesetäiendamiseks.